



ĐỀ CƯƠNG MÔN HỌC

CE222 – THIẾT KẾ VI MẠCH SỐ

1. THÔNG TIN CHUNG (General information)

Tên môn học (tiếng Việt):	Thiết kế Vi mạch Số
Tên môn học (tiếng Anh):	Digital Integrated Circuit Design
Mã môn học:	CE222
Thuộc khối kiến thức:	Đại cương ☐ ; Cơ sở nhóm ngành ☐ ; Cơ sở ngành ☐ ; Chuyên ngành ☒ ; Tốt nghiệp ☐
Khoa, Bộ môn phụ trách:	Khoa Kỹ thuật Máy Tính Bộ môn Thiết kế Vi mạch và Phần cứng
Giảng viên biên soạn:	ThS. Ngô Hiếu Trường Email: truongnh@uit.edu.vn
Số tín chỉ:	4
Lý thuyết:	3
Thực hành:	1
Tự học:	6
Môn học tiên quyết:	
Môn học trước:	Thiết kế luận lý số

2. MÔ TẢ MÔN HỌC (Course description)

Môn học này bao gồm những nội dung sau:

- Trình bày những kiến thức cơ bản về thiết kế vi mạch số.
- Những cách thức/phương pháp để phân tích, thiết kế, mô phỏng và layout các thành phần cơ bản của mạch số ở mức CMOS.
- Thực hành thiết kế schematic, chạy mô phỏng chức năng, layout và kiểm tra các vi mạch số có chức năng từ đơn giản đến phức tạp bao gồm các cổng logic, mạch tổ hợp và mạch tuần tự.

3. CHUẨN ĐẦU RA MÔN HỌC (Course learning outcomes)

Bảng 1.

CĐRMH [1]	Mô tả CĐRMH (Mục tiêu môn học) [2]	Ảnh xạ CĐR CTĐT [3]	Cấp độ CĐRMH về NT, KN, TĐ [4]
G2.2	Nắm vững một số kiến thức nền tảng và chuyên sâu của ngành KTMT để ứng dụng vào thực tiễn	LO2	NT4
G3.2	Có khả năng đề xuất giải pháp sáng tạo cho các vấn đề liên quan đến ngành KTMT	LO3	KN4
G4.2	Đánh giá, cải tiến các giải pháp của ngành KTMT	LO4	KN4

4. NỘI DUNG MÔN HỌC, KẾ HOẠCH GIẢNG DẠY (Course content, lesson plan)

a. Lý thuyết

Bảng 2.

Buổi học (3 tiết) [1]	Nội dung [2]	CĐR MH [3]	Hoạt động dạy và học [4]	Thành phần đánh giá [5]
Buổi 1, 2	Chương 1: Giới thiệu 1.1 Cuộc cách mạng bán dẫn 1.2 Công nghệ IC 1.3 Các vấn đề liên quan đến thiết kế	G2.2, G3.2	GV: - Giới thiệu về đề cương chi tiết - Giới thiệu tổng quan về các quy trình thiết kế vi mạch số và ứng dụng vi mạch số - Tương tác với SV bằng các câu hỏi về các ứng dụng số SV: - Cần nắm rõ các yêu cầu của môn học - Ghi chú các điểm chính của bài giảng - Suy nghĩ, thảo luận và trả lời các câu hỏi của GV - Về nhà làm bài tập chương 1 được cung cấp trong buổi 1	A1
Buổi 3, 4	Chương 2: Mạch và Layout 2.1 Lịch sử 2.2 Thiết kế cổng CMOS 2.3 Pass Transistor	G2.2, G3.2, G4.2	GV: - Kiểm tra bài tập và hỏi các câu hỏi củng cố kiến thức chương 1	A1, A4

	2.4 CMOS Latches and Flip-Flops 2.5 Layout các cell chuẩn		- Trình bày thiết kế các công logic cơ bản theo công nghệ CMOS - Đưa ra các câu hỏi ví dụ để sinh viên thảo luận và đưa ra đáp án SV: - Đọc bài giảng và đọc sách giáo trình chương 2 - Ghi chú các điểm chính của bài giảng - Suy nghĩ, thảo luận và trả lời đáp án cho các ví dụ của GV - Về nhà làm bài tập chương 2 được cung cấp trong buổi 1	
Buổi 5, 6	Chương 3: Lý thuyết Transistor CMOS ở điều kiện lý tưởng 3.1 Giới thiệu 3.2 Tụ điện MOS 3.3 Đặc tuyến I-V của nMOS 3.4 Đặc tuyến I-V của pMOS 3.5 Công và điện dung khuếch tán	G2.2, G3.2, G4.2	GV: - Kiểm tra bài tập và hỏi các câu hỏi củng cố kiến thức chương 2 - Trình bày đặc tính hoạt động của nMOS và pMOS trong điều kiện lý tưởng - Đưa ra các câu hỏi ví dụ để sinh viên thảo luận và đưa ra đáp án SV: - Đọc bài giảng và đọc sách giáo trình chương 3 - Ghi chú các điểm chính của bài giảng - Suy nghĩ, thảo luận và trả lời đáp án cho các ví dụ của GV - Về nhà làm bài tập chương 3 được cung cấp trong buổi 1	A1, A4
Buổi 7, 8	Chương 4: Lý thuyết Transistor CMOS ở điều kiện không lý tưởng 4.1 Giới thiệu 4.2 Tác động của điện trường 4.3 Tác động của hệ số điều chế độ dài kênh dẫn 4.4 Tác động của điện thế ngưỡng 4.5 Tác động của các dòng rò	G2.2, G3.2, G4.2	GV: - Kiểm tra bài tập và hỏi các câu hỏi củng cố kiến thức chương 3 - Trình bày đặc tính hoạt động của nMOS và pMOS trong điều kiện không lý tưởng - Đưa ra các câu hỏi ví dụ để sinh viên thảo luận và đưa ra đáp án SV:	A1, A4

			- Đọc bài giảng và đọc sách giáo trình chương 4 - Ghi chú các điểm chính của bài giảng - Suy nghĩ, thảo luận và trả lời đáp án cho các ví dụ của GV - Về nhà làm bài tập chương 4 được cung cấp trong buổi 1	
Buổi 9, 10	Chương 5: Đáp ứng DC and transient 5.1 Pass Transistor 5.2 Đáp ứng DC 5.3 Mức logic và nhiễu 5.4 Đáp ứng Transient 5.5 Mô hình RC Delay 5.6 Đánh giá Delay	G2.2, G3.2, G4.2	GV: - Kiểm tra bài tập và hỏi các câu hỏi củng cố kiến thức chương 4 - Phân tích đáp ứng DC và Transient của vi mạch khi hoạt động - Đưa ra các câu hỏi ví dụ để sinh viên thảo luận và đưa ra đáp án SV: - Đọc bài giảng và đọc sách giáo trình chương 5 - Ghi chú các điểm chính của bài giảng - Suy nghĩ, thảo luận và trả lời đáp án cho các ví dụ của GV - Về nhà làm bài tập chương 5 được cung cấp trong buổi 1	A1, A4
Buổi 11, 12	Chương 6: Logical Effort 6.1 Đánh giá RC delay 6.2 Logical Effort 6.3 Delay trong một cổng logic 6.4 Mạng logic đa tầng 6.5 Chọn số tầng tối ưu 6.6 Ví dụ	G2.2, G3.2, G4.2	GV: - Kiểm tra bài tập và hỏi các câu hỏi củng cố kiến thức chương 5 - Trình bày phương pháp phân tích thời gian delay trong vi mạch và phương pháp cải thiện độ delay - Đưa ra các câu hỏi ví dụ để sinh viên thảo luận và đưa ra đáp án SV: - Đọc bài giảng và đọc sách giáo trình chương 6 - Ghi chú các điểm chính của bài giảng - Suy nghĩ, thảo luận và trả lời đáp án cho các ví dụ của GV	A1, A4

			- Về nhà làm bài tập chương 6 được cung cấp trong buổi 1	
Buổi 13, 14	Chương 7: Công suất 7.1 Giới thiệu 7.2 Năng lượng tiêu thụ 7.3 Công suất tiêu thụ động 7.4 Công suất tiêu thụ tĩnh	G2.2, G3.2, G4.2	Đạy: GV thuyết giảng GV: - Kiểm tra bài tập và hỏi các câu hỏi củng cố kiến thức chương 6 - Trình bày các nguyên nhân gây tiêu hao công suất trong vi mạch và các phương pháp giảm công suất tiêu hao này - Đưa ra các câu hỏi ví dụ để sinh viên thảo luận và đưa ra đáp án SV: - Đọc bài giảng và đọc sách giáo trình chương 7 - Ghi chú các điểm chính của bài giảng - Suy nghĩ, thảo luận và trả lời đáp án cho các ví dụ của GV - Về nhà làm bài tập chương 7 được cung cấp trong buổi 1	A1, A4
Buổi 15	Chương 8: Công cụ mô phỏng SPICE 8.1 Giới thiệu 8.2 Phân tích DC 8.3 Phân tích Transient 8.4 Spice Netlist 8.5 Đo dòng điện, điện áp, độ trì hoãn, công suất tiêu thụ	G2.2, G3.2, G4.2	GV: - Kiểm tra bài tập và hỏi các câu hỏi củng cố kiến thức chương 7 - Trình bày phương pháp mô phỏng để đánh giá chức năng, hiệu suất của các thiết kế vi mạch sử dụng công cụ SPICE - Đưa ra các câu hỏi ví dụ để sinh viên thảo luận và đưa ra đáp án SV: - Đọc bài giảng và đọc sách giáo trình chương 8 - Ghi chú các điểm chính của bài giảng - Suy nghĩ, thảo luận và trả lời đáp án cho các ví dụ của GV - Về nhà làm bài tập chương 8 được cung cấp trong buổi 1	A1, A4

b. Thực hành

Bảng 3.

Buổi học (5 tiết)	Nội dung	CDR MH	Hoạt động dạy và học	Thành phần đánh giá
Buổi 1	Bài thực hành 1: Hướng dẫn cài đặt và sử dụng phần mềm Custom Design của Synopsys	G2.2, G3.2	GV: - Hướng dẫn đọc tài liệu thực hành - Hướng dẫn các bước thiết kế vi mạch số trên công cụ thiết kế Custom Designer của Synopsys - Giải đáp thắc mắc của sinh viên SV: - Thao tác từng bước thiết kế theo tài liệu hướng dẫn - Kiểm tra thiết kế - Báo cáo sơ bộ kết quả thiết kế - Về nhà hoàn thiện bài báo cáo thực hành 1	A3
Buổi 2	Bài thực hành 2: Thiết kế bộ cộng Adder ở mức transistor	G2.2, G3.2	GV: - Kiểm tra bài báo cáo thực hành 1 - Giải thích nội dung bài thực hành 2 về phương pháp thiết kế bộ cộng Adder - Giải đáp thắc mắc của sinh viên - Giám sát, đánh giá thao tác sinh viên SV: - Nộp báo cáo thực hành 1 - Thiết kế, layout và chạy mô phỏng mạch Adder - Báo cáo và thảo luận sơ bộ kết quả với giảng viên - Về nhà hoàn thiện bài báo cáo thực hành 2	A3
Buổi 3	Bài thực hành 3: Thiết kế mạch đếm sử dụng Flip-flop	G2.2, G3.2	GV: - Kiểm tra bài báo cáo thực hành 2 - Giải thích nội dung bài thực hành 3 về thiết kế các bộ đếm sử dụng D, J-K Flip-flop	A3

			- Giải đáp thắc mắc của sinh viên - Giám sát, đánh giá thao tác sinh viên SV: - Nộp báo cáo thực hành 2 - Thiết kế, layout và chạy mô phỏng mạch đếm sử dụng Flip-Flop - Báo cáo và thảo luận sơ bộ kết quả với giảng viên - Về nhà hoàn thiện bài báo cáo thực hành 3	
Buổi 4	Bài thực hành 4: Thiết kế bộ ALU 3-bit	<i>G2.2, G3.2, G4.2</i>	GV: - Kiểm tra bài báo cáo thực hành 3 - Giải thích nội dung bài thực hành 4 về thiết kế các bộ đếm bộ ALU 3-bit - Giải đáp thắc mắc của sinh viên - Giám sát, đánh giá thao tác sinh viên SV: - Nộp báo cáo thực hành 3 - Thiết kế, layout và chạy mô phỏng bộ ALU 3-bit - Báo cáo và thảo luận sơ bộ kết quả với giảng viên - Về nhà hoàn thiện bài báo cáo thực hành 4	A3
Buổi 5	Bài thực hành 5: Thiết kế một datapath đơn giản	<i>G2.2, G3.2, G4.2</i>	GV: - Kiểm tra bài báo cáo thực hành 4 - Giải thích nội dung bài thực hành 5 về thiết kế datapath đơn giản - Giải đáp thắc mắc của sinh viên - Giám sát, đánh giá thao tác sinh viên SV: - Nộp báo cáo thực hành 4 - Thiết kế, layout và chạy mô phỏng mạch datapath đơn giản - Báo cáo và thảo luận sơ bộ kết quả với giảng viên - Về nhà hoàn thiện bài báo cáo thực hành 5	A3

Buổi 6	Bài thực hành 6: Thiết kế một bộ vi xử lý đơn giản	G2.2, G3.2, G4.2	GV: - Kiểm tra bài báo cáo thực hành 5 - Giải thích nội dung bài thực hành 6 về thiết kế bộ vi xử lý đơn giản - Giải đáp thắc mắc của sinh viên - Giám sát, đánh giá thao tác sinh viên SV: - Nộp báo cáo thực hành 5 - Thiết kế, layout và chạy mô phỏng bộ vi xử lý đơn giản - Báo cáo và thảo luận sơ bộ kết quả với giảng viên - Về nhà hoàn thiện bài báo cáo thực hành 6	A3
--------	--	------------------------	--	----

5. ĐÁNH GIÁ MÔN HỌC (Course assessment)

Bảng 4.

Thành phần đánh giá [1]	CĐRMH [2]	Tỷ lệ (%) [3]
A1. Quá trình (Kiểm tra trên lớp, bài tập, ...)	G2.2, G3.2	25%
A2. Giữa kỳ		0%
A3. Thực hành	G2.2, G3.2, G4.2	25%
A4. Đồ án cuối kỳ	G2.2, G3.2, G4.2	50%

a. Rubric của thành phần đánh giá A1

CĐRMH	Thành phần chi tiết	Giỏi (8-10đ)	Khá(6-7đ)	TB(5đ)	Yếu(3-4đ)	Kém(0-3đ)
G2.2, G3.2	Bài kiểm tra ngắn, làm bài tập về nhà và xung phong làm bài tập trên lớp	Hoàn thành đầy đủ các Bài kiểm tra ngắn, làm bài tập về nhà và xung phong làm bài tập trên lớp	Hoàn thành 75% các Bài kiểm tra ngắn, làm bài tập về nhà và xung phong làm bài tập trên lớp	Hoàn thành 50% các Bài kiểm tra ngắn, làm bài tập về nhà và xung phong làm bài tập trên lớp	Hoàn thành 30% các Bài kiểm tra ngắn, làm bài tập về nhà và xung phong làm bài tập trên lớp	Không hoàn thành 30% các Bài kiểm tra ngắn, làm bài tập về nhà và xung phong làm bài tập trên lớp

b. Rubric của thành phần đánh giá A3

CĐRMH	Thành phần chi tiết	Giỏi (8-10đ)	Khá(6-7đ)	TB(5đ)	Yếu(3-4đ)	Kém(0-3đ)
G2.2, G2.2, G4.2	Bài thực hành 1	Biết cách thiết kế, mô phỏng MOS transistor và phân tích đặc tuyến I-V	Biết cách thiết kế, mô phỏng MOS transistor	Biết cách thiết kế MOS transistor	Chưa biết thiết kế MOS transistor	Không tham gia lớp thực hành hoặc Chưa biết sử dụng các công cụ thực hành
G2.2, G2.2, G4.2	Bài thực hành 2	Biết cách thiết kế, mô phỏng vi mạch logic và phân tích kết quả	Biết cách thiết kế, mô phỏng vi mạch logic	Biết cách thiết kế vi mạch logic	Chưa biết thiết kế vi mạch logic	Không tham gia lớp thực hành hoặc Chưa biết sử dụng các công cụ thực hành
G2.2, G2.2, G4.2	Bài thực hành 3	Biết cách thiết kế, mô phỏng vi mạch tổ hợp và phân tích kết quả	Biết cách thiết kế, mô phỏng vi mạch tổ hợp	Biết cách thiết kế vi mạch tổ hợp	Chưa biết thiết kế vi mạch tổ hợp	Không tham gia lớp thực hành hoặc Chưa biết sử dụng các công cụ thực hành
G2.2, G2.2, G4.2	Bài thực hành 4	Biết cách thiết kế, mô phỏng vi mạch tổ hợp phức tạp và phân tích kết quả	Biết cách thiết kế, mô phỏng vi mạch tổ hợp phức tạp	Biết cách thiết kế vi mạch tổ hợp phức tạp	Chưa biết thiết kế vi mạch tổ hợp phức tạp	Không tham gia lớp thực hành hoặc Chưa biết sử dụng các công cụ thực hành
G2.2, G2.2, G4.2	Bài thực hành 5	Có thể thiết kế, mô phỏng và phân tích tuần tự ở mức luận lý và vật lý	Có thể thiết kế, mô phỏng và phân tích tuần tự ở mức luận lý	Có thể thiết kế và mô phỏng tuần tự mức luận lý	Không thể thiết kế và mô phỏng được tuần tự	Không tham gia lớp thực hành
G2.2, G2.2, G4.2	Bài kiểm tra	Có thể thiết kế, mô phỏng và phân tích một vi mạch cụ thể ở mức luận lý và vật lý	Có thể thiết kế, mô phỏng và phân tích một vi mạch cụ thể ở mức luận lý	Có thể thiết kế và mô phỏng một vi mạch cụ thể mức luận lý	Không thể thiết kế và mô phỏng được một vi mạch cụ thể	Không tham gia bài kiểm tra

C2. Hình thức đồ án môn học

CĐRMH	Thành phần chi tiết	Giỏi (8-10đ)	Khá(6-7đ)	TB(5đ)	Yếu(3-4đ)	Kém(0-3đ)
G2.2, G2.2, G4.2	Báo cáo cuối kỳ	Trình bày đầy đủ về các yêu cầu thiết kế và kiến thức liên quan đến đồ án môn học	Trình bày 75% về các yêu cầu thiết kế và kiến thức liên quan đến đồ án môn học	Trình bày 50% về các yêu cầu thiết kế và kiến thức liên quan đến đồ án môn học	Trình bày 30% về các yêu cầu thiết kế và kiến thức liên quan đến đồ án môn học	Trình bày dưới 30% về các yêu cầu thiết kế và kiến thức liên quan đến đồ án môn học
G2.2, G2.2, G4.2	Nội dung file báo cáo và file thuyết trình cuối cùng	Trình bày đầy đủ về các yêu cầu thiết kế và kiến thức liên quan đến đồ án môn học	Trình bày 75% về các yêu cầu thiết kế và kiến thức liên quan đến đồ án môn học	Trình bày 50% về các yêu cầu thiết kế và kiến thức liên quan đến đồ án môn học	Trình bày 30% về các yêu cầu thiết kế và kiến thức liên quan đến đồ án môn học	Trình bày dưới 30% về các yêu cầu thiết kế và kiến thức liên quan đến đồ án môn học

c. Rubric của thành phần đánh giá A4

CĐRMH	Các nội dung môn học	Giỏi (8-10đ)	Khá(6-7đ)	TB(5đ)	Yếu(3-4đ)	Kém(0-3đ)
G2.2, G3.2, G4.2	Nội dung chương 2 đến chương 8 của môn học thông qua đồ án	Trình bày đúng và đầy đủ về kiến thức của nội dung chương 2 – 8 của môn học thông qua đồ án	Trình bày đúng 60 đến 75% về kiến thức của nội dung chương 2 – 8 của môn học thông qua đồ án	Trình bày đúng 50 đến 60% về kiến thức của nội dung chương 2 – 8 của môn học thông qua đồ án	Trình bày đúng 30 đến 50% về kiến thức của nội dung chương 2 – 8 của môn học thông qua đồ án	Trình bày đúng dưới 30% về kiến thức của nội dung chương 2 – 8 của môn học thông qua đồ án

6. QUY ĐỊNH CỦA MÔN HỌC (Course requirements and expectations)

- Dự lớp: Vắng từ 3 buổi trở lên sẽ bị cấm thi, đến trễ 15 phút sẽ không được vào lớp và sẽ xem như vắng mặt buổi đó
- Luôn mang theo bài giảng, giáo trình lên lớp, mang theo vở để ghi chép
- Thực hành:
 - + Sinh viên phải chuẩn bị bài ở nhà và lên lớp thực hành theo hướng dẫn của giảng viên
 - + Sinh viên vắng từ 2 buổi thực hành trở lên sẽ bị 0 điểm phần thực hành
- Sinh viên đọc trước slide bài giảng của môn học và những tài liệu theo yêu cầu của giảng viên trước mỗi buổi học.

7. TÀI LIỆU HỌC TẬP, THAM KHẢO

Giáo trình

1. Thiết kế vi mạch số, Nguyễn Minh Sơn, Nguyễn Trần Sơn, Đại học quốc gia Tp.HCM, Trường đại học Công nghệ thông tin, 1st Edition, 2016.

Tài liệu tham khảo

1. *CMOS VLSI Design*, Neil H.E .Weste, D. Harris, Pearson Education, Inc. Publishing as Pearson Addison-Wesley, 4th Edition, 2011.
2. *Digital Integrated Circuit - A Design Perspective*, J.Rabaey, A.Chandrakasan B.Nikolic, 2th Edition, 2002.

8. PHẦN MỀM HAY CÔNG CỤ HỖ TRỢ THỰC HÀNH

1. Phần mềm **LT-SPICE** để mô phỏng (simulation)
2. Phần mềm của **CADENCE/SYNOPSYS Student Edition** để layout

Trưởng khoa/ bộ môn
(Ký và ghi rõ họ tên)

Ngày tháng năm 202

Giảng viên
(Ký và ghi rõ họ tên)

Ngô Hiếu Trường